使用信號去加重技術對多千兆位串行接口進行精確表征：

• 可針對 0 至 12 dB 的 1 個前光標（pre-cursor）和 2 個后光標（post-cursor）調節去加重
• 支持 660 Mb/s 至 10.5 Gb/s 的數據速率
• 容忍非平衡碼型
• 不影響抖動
• 可作為 J-BERT N4903A/B、ParBERT 81250A 或其他碼型發生器的前端靈活使用
• 可選的時鐘倍頻器（選件 001）
• 體積小巧
• 可通過 J-BERT N4903B 或獨立編程

信號去加重的原因是什么？

去加重技術適合在以千兆位數據速率傳輸數字電信號的過程中使用。去加重是一個信號預失真，旨在補償在 PC 電路板軌跡、背板或長電纜上以千兆位速率傳輸電信號時引起的信號質量下降。鑒于下一代串行總線標準的速度將超過 5 Gb/s，工程師將需要進行復雜的去加重和多分接有限脈沖響應（FIR）過濾。

許多常見的高速數字接口都使用去加重技術，例如 PCI Express®、SATA、USB3、QPI、、IEEE 802.3 背板（10GBASE-KR、40GBASE-KR4）。

N4916B 提供什么功能？

全新 N4916B 去加重信號轉換器使研發和測試工程師能夠精確地仿真發射機去加重。

N4916B 可使用 1 個前光標（pre-cursor）和 2 個后光標（post-cursor）仿真發射機去加重，并獨立調節高達 12.0 dB 的去加重電平。通過直流耦合，它能夠容忍訓練序列中常出現的非平衡碼型流。當使用數據和時鐘信號上的抖動進行激勵時，N4916B 不會對抖動造成影響，能夠仿真期望接收機會容忍的真實去加重和抖動條件。去加重還可補償由電纜、夾具或測試儀中的測試電路板引起的失真，從而獲得更精確的器件表征結果。

N4916B 的時鐘倍頻選件提供什么功能？

時鐘倍頻器選件可使用半速率時鐘對器件進行誤碼計數和誤碼分析。要使用 J-BERT N4903A/B 的誤碼、眼圖或抖動分析功能，則需要使用全速率時鐘。

它與 N4916A 的主要差別是什么？

• 3 個可調節的光標（N4916A 有 1 個后光標（post-cursor），足以測試 < 5 Gb/s 的數據速率）
• 可選的時鐘倍頻器
• 獨立的用戶界面
• 的數據速率