【儀表網 研發快訊】隨著集成電路制造技術持續演進，堆疊納米片環柵場效應晶體管(Stacked Nanosheets GAA FET)在3納米以下節點將替代傳統鰭型晶體管(FinFET)，進一步推動半導體產業發展。然而，面對大規模制造的需求，GAA晶體管技術需突破N型與P型器件工作電流(Ion)嚴重失配和閾值電壓(Vth)調控困難等挑戰。這對納米片溝道材料和高κ金屬柵材料提出了更多的技術創新要求。因此，針對GAA晶體管進行器件結構創新，已成為未來邏輯器件工藝研究的重要方向。
 

　　近日，中國科學院微電子研究所先導中心研究員殷華湘團隊基于主流GAA晶體管的制造工藝，在體硅襯底上通過調整SiGe/Si疊層外延中底部SiGe層的Ge含量，并在后柵溝道中采用納米級高選擇比SiGe層刻蝕技術，設計并制備出溝道結構類似魚骨狀的GAA器件(FishboneFET)。
 

　　由于在傳統堆疊Si納米片間引入額外的應變SiGe nano-fin結構，在相同的平面投影面積下大幅增加了GAA器件中的溝道導電面積并提升了P型器件的驅動性能。相比同類型的樹型(Tree-like)GAA器件(TreeFET)，該研究設計的FishboneFET進一步改善了N型與P型器件的電學性能失配問題，并利用單一功函數金屬柵材料實現了面向CMOS器件的閾值調控，解決了FishboneFET晶體管在CMOS集成中的關鍵問題。
 

　　基于上述創新技術，科研團隊研制出兼容主流GAA器件工藝的CMOS FishboneFET和TreeFET器件，獲得高的N/PFET器件電流開關比，在單一功函數金屬柵下獲得更為平衡的N型與P型GAA器件驅動性能匹配。研究發現，N型TreeFET和FishboneFET在抑制短溝道器件的漏致勢壘降低(DIBL)效應上更具優勢，且TreeFET較FishboneFET具有更低的DIBL效應。科研團隊提出了應變SiGe nano-fin中的價帶補償理論，解釋了新結構中的特殊電學效應，為新型GAA晶體管導入高性能CMOS集成電路應用建立了關鍵技術路徑。
 

　　近日，相關研究成果以Investigation of Fabricated CMOS FishboneFETs and TreeFETs With Strained SiGe Nano-Fins on Bulk-Si Substrate為題，發表在《電氣和電子工程師協會電子器件快報》(IEEE Electron Device Letters)上，并被選為主編重點推薦和“亮點文章”(Editors' Picks)。研究工作得到中國科學院戰略性先導專項(A類)和國家自然科學基金委員會等的支持。
 

　　(a)新型FishboneFET與TreeFET結構的TEM結果；(b)堆疊SiGe/Si層中SiGe材料雙端刻蝕深度隨Ge含量變化趨勢；(c)100nm柵長器件的Ids-Vgs特性@Vdsat=±0.9V；(d)器件的DIBL效應隨柵長變化關系；(e)Si NS和應變SiGe nano-fin的能帶示意圖。